verilog 时钟显示

【文件属性】：

文件名称：verilog 时钟显示

文件大小：2KB

文件格式：V

更新时间：2015-10-31 12:01:25

verilog

在FPGA上面实现通过seg管实现时钟显示