RS编解码VERILOG实现

【文件属性】：

文件名称：RS编解码VERILOG实现

文件大小：1.05MB

文件格式：ZIP

更新时间：2023-03-18 01:57:26

RS 编码器，译码

RS 编码器，译码器，主要采用FPGA来实现软件使用verilog语言，从原理到硬件的实现，进行了功能仿真 以及板上调试，验证正确

【文件预览】：
056b6ffacd4043568bd8181f5e9de9fe
----RS_main.rar(1.06MB)