RS编解码VERILOG实现

【文件属性】：

文件名称：RS编解码VERILOG实现

文件大小：1.05MB

文件格式：ZIP

更新时间：2022-12-30 11:27:19

RS 编码器，译码

RS 编码器，译码器，主要采用FPGA来实现软件使用verilog语言，从原理到硬件的实现，进行了功能仿真 以及板上调试，验证正确

【文件预览】：
f4865047d3454debad957e506bcc5607
----RS_main.rar(1.06MB)