文件名称：FPGA等精度测频，xilinx ise 工程文件
文件大小：719KB
文件格式：ZIP
更新时间：2022-09-16 04:33:45
FPGA
基于FPGA的等精度测频，时钟频率clk为25MHz,时间门槛为1s,f为被测频率，测试时用155MHz.my_uart_tx.v与speed_setting.v为非原创，为特权同学配套书籍，仅作学习。
【文件预览】：
sp6
----sp6.ncd(142KB)
----sp6.twx(19KB)
----sp6_pad.txt(29KB)
----sp6.xst(1KB)
----iseconfig()
--------sp6.projectmgr(6KB)
--------sp6.xreport(20KB)
--------top.xreport(20KB)
----sp6.ngd(241KB)
----sp6.prm(628B)
----impact_impact.xwbt(213B)
----sp6.bld(993B)
----sp6_map.map(7KB)
----sp6_map.xrpt(20KB)
----sp6_guide.ncd(142KB)
----sp6.unroutes(161B)
----sp6_summary.xml(409B)
----sp6.ut(553B)
----sp6.twr(4KB)
----sp6_par.xrpt(75KB)
----sp6.bit(333KB)
----sp6.stx(0B)
----sp6.pcf(423B)
----sp6.xpi(46B)
----sp6.syr(35KB)
----usage_statistics_webtalk.html(4KB)
----sp6.ngc(172KB)
----_xmsgs()
--------bitgen.xmsgs(367B)
--------trce.xmsgs(1KB)
--------ngdbuild.xmsgs(367B)
--------pn_parser.xmsgs(2KB)
--------map.xmsgs(1KB)
--------par.xmsgs(2KB)
--------xst.xmsgs(13KB)
----sp6.xise(38KB)
----sp6_map.ngm(450KB)
----sp6_map.ncd(80KB)
----sp6.cmd_log(9KB)
----sp6_summary.html(16KB)
----impact.xsl(1KB)
----xlnx_auto_0_xdb()
--------cst.xbcd(792B)
----sp6_pad.csv(7KB)
----sp6.ptwx(17KB)
----webtalk_impact.xml(2KB)
----sp6_usage.xml(20KB)
----sp6.pad(7KB)
----sp6_xst.xrpt(14KB)
----sp6.bgn(7KB)
----xst()
--------dump.xst()
--------projnav.tmp()
--------work()
----par_usage_statistics.html(4KB)
----sp6.ngr(172KB)
----sp6.par(8KB)
----sp6_bitgen.xwbt(211B)
----source_code()
--------count.v(599B)
--------my_uart_tx.v(3KB)
--------top.v(1KB)
--------key.v(1KB)
--------second.v(3KB)
--------d.v(225B)
--------data.v(1KB)
--------sp6_t.v(471B)
--------speed_setting.v(2KB)
--------cnt.v(769B)
----sp6.ucf(207B)
----webtalk_pn.xml(3KB)
----webtalk.log(695B)
----sp6_map.mrp(9KB)
----sp6.prj(327B)
----sp6.lso(6B)
----top_summary.html(4KB)
----sp6.gise(12KB)
----sp6.mcs(915KB)
----_ngo()
--------netlist.lst(53B)
----sp6_envsettings.html(14KB)
----sp6.cfi(435B)
----sp6.drc(184B)
----sp6_ngdbuild.xrpt(7KB)