文件名称:基于FPGA的直接数字频率合成器(DDS)设计
文件大小:721KB
文件格式:RAR
更新时间:2012-12-31 06:41:23
FPGA DDS VerilogHDL
文件中附有任务书,利用Altera公司的FPGA芯片FLEX10K系列器件中的RAM结构完成一个DDS系统的设计,设计完成后可得到频率和初始相位可以任意改变的正弦模拟信号,管脚已经配置好了
文件名称:基于FPGA的直接数字频率合成器(DDS)设计
文件大小:721KB
文件格式:RAR
更新时间:2012-12-31 06:41:23
FPGA DDS VerilogHDL
文件中附有任务书,利用Altera公司的FPGA芯片FLEX10K系列器件中的RAM结构完成一个DDS系统的设计,设计完成后可得到频率和初始相位可以任意改变的正弦模拟信号,管脚已经配置好了