文件名称：verilog课件《数字集成电路设计入门--从HDL到版图》
文件大小：1.48MB
文件格式：RAR
更新时间：2013-11-30 13:40:51
verilog；数字集成电路设计
北大微电子学系 于敦山老师的verilog课件《数字集成电路设计入门--从HDL到版图》，详细讲解了HDL语言以及版图设计。
【文件预览】：
VERILOG课件
----6-9.ppt(687KB)
----14-16.ppt(240KB)
----10-13.ppt(746KB)
----17-22.ppt(642KB)
----1-5.ppt(541KB)