文件名称：《WRITING TESTBENCHES Functional Verification of HDL Models》
文件大小：5.69MB
文件格式：PDF
更新时间：2021-08-27 09:58:37
FPGA testbench modelsim
这里你没必要每次编译通过就下载代码，咱们用modelsim仿真（此外还有QuestaSim、NC verilog、Diamond的Active-HDL、VCS、Debussy/Verdi等仿真工具），如果仿真都不能通过那就不用下载了，肯定不行的。在这里先掌握简单的testbench就可以了。推荐的教材是《WRITING TESTBENCHES Functional Verification of HDL Models》。