Writing Testbenches, Functional Verification of HDL Models

【文件属性】：

文件名称：Writing Testbenches, Functional Verification of HDL Models

文件大小：4.07MB

文件格式：ZIP

更新时间：2021-11-29 23:32:50

IC设计 HDL Test

高清英文版本 《Writing Testbenches, Functional Verification of HDL Models》 by Janick Bergeron 本书主要以HDL（verilog/vhdl）为例，详细讲述了在IC design flow中Verification 以及Test的设计思想、方法和技巧，涵概了测试的各个方面，是目前进行IC设计的同仁们最为推荐的一本宝典！！

【文件预览】：
Writing Testbenches, Functional Verification of HDL Models
----新建 文本文档.txt(215B)
----(Kluwer) Writing Testbenches--Functional Verification of HDL Models.pdf(5.69MB)