文件名称：CAVLC熵编码器的FPGA高效实现 (2012年)
文件大小：794KB
文件格式：PDF
更新时间：2024-05-27 20:34:37
自然科学 论文
针对H.264标准中基于上下文自适应可变长编码(CAVLC)算法运算复杂度高、不易于实时实现的问题,提出了CAVLC熵编码算法的高效实现体系结构.该设计实现了对宏块数据经分解后的块流中不同类型数据块的编码,克服了传统方案中只能处理一种类型数据块的局限;提出在上游模块采用逆锯齿扫描替代锯齿扫描以省去逆序操作,在不增加上游模块运算量的同时提高了CAVLC模块的效率.现场可编程门阵列(FPGA)验证结果表明,该体系结构的编码系统时钟可达147.78MHz,编码的首次延迟为32个时钟周期,吞吐延迟为16个时钟周期