文件名称：数字频率计_verilog代码
文件大小：103KB
文件格式：ZIP
更新时间：2014-08-17 10:04:00
数字频率计
数字频率计_verilog代码，请大家好好学习，大家资源共享！大家共同进步！
【文件预览】：
完整数字频率计_verilog代码
----main()
--------main.done(26B)
--------main.pof(16KB)
--------counter.v(1KB)
--------fdiv.v(1KB)
--------main.flow.rpt(4KB)
--------main.tan.rpt(202KB)
--------main.map.summary(259B)
--------cmp_state.ini(2B)
--------gate_control.v(1KB)
--------db()
--------main.map.rpt(21KB)
--------main.v(4KB)
--------main_assignment_defaults.qdf(42KB)
--------flip_latch.v(292B)
--------main.tan.summary(3KB)
--------main.asm.rpt(8KB)
--------main.pin(27KB)
--------main.fit.eqn(112KB)
--------main.qsf(2KB)
--------main.vwf(10KB)
--------main.bdf(24KB)
--------main.sim.rpt(4KB)
--------main.qws(2KB)
--------dispdecoder.v(3KB)
--------main.fit.summary(338B)
--------data_mux.v(393B)
--------dispselect.v(509B)
--------main.fit.rpt(837KB)
--------main.map.eqn(109KB)
--------main.qpf(2KB)