FPGA数字频率合成器DDS的VHDL语言-哈工大电信

时间:2017-12-23 15:19:32
【文件属性】:

文件名称:FPGA数字频率合成器DDS的VHDL语言-哈工大电信

文件大小:2.06MB

文件格式:ZIP

更新时间:2017-12-23 15:19:32

FPGA DDS VHDL 哈工大

FPGA数字频率合成器DDS的VHDL语言-哈工大电信学院,使用的FPGA芯片是CYLONE II芯片


网友评论

  • 频率控制字定义为(3..0)这意思是最大是1111.。也就是16位。等。感觉缺少些必要说明。。不过很不错了。。。也许是我基础知识不够,