文件名称：用verilog写得一个双口ram模块
文件大小：2.15MB
文件格式：RAR
更新时间：2015-03-22 06:03:06
verilog 双口 ram
用verilog写得一个实现双口ram功能的模块，文件含整个工程，含modelsim仿真文件，方便大家理解。
用verilog写得一个双口ram模块
【文件属性】：
网友评论
- 不是真双口RAM的代码，甚至不是伪双口RAM，只是简单的把数据放到寄存器里，然后读出来，就是一个单端口RAM的读写代码，别下，没用。
- 没有下载成功
- 有一定的参考价值 对工作有所帮助
- 挺不错的呀，可以用，谢谢
- 真的很实用啊
- 很好，这样的资料很少。
- 非常有参考价值！但设计的双端口RAM容量太小，正考虑扩大它的容量！
- 我是菜鸟，可是为什么找不到工程。。。