双口RAM verilog源程序

【文件属性】：
文件名称：双口RAM verilog源程序
文件大小：1.46MB
文件格式：RAR
更新时间：2012-12-12 16:45:41
fpga 双口RAM ACTEL公司的fpga，双口RAM实现的源代码，完整工程，已测。

【文件预览】：
DualPortRAM
----simulation()
--------RAM2k8_R0C3.mem(6KB)
--------modelsim.ini.sav(258B)
--------RAM2k8_R0C0.mem(6KB)
--------RAM2k8_R0C2.mem(6KB)
--------modelsim.ini(260B)
--------RAM2k8_R0C1.mem(6KB)
----designer()
--------impl1()
----hdl()
--------top.v(1KB)
--------writeram.v(3KB)
--------send.v(2KB)
--------rec.v(2KB)
----viewdraw()
--------sch()
--------sym()
--------vf()
--------viewdraw.ini(2KB)
--------wir()
----coreconsole()
----smartgen()
--------RAM2k8()
--------RAM2k8_work.ixf(2KB)
--------smartgen.aws(397B)
----constraint()
----component()
----DualPortRAM.prj(7KB)
----phy_synthesis()
----synthesis()
--------stdout.log(603B)
--------run_options.txt(1KB)
--------top.edn(253KB)
--------top.srs(30KB)
--------top_sdc.sdc(380B)
--------top.srd(115KB)
--------top.srr(47KB)
--------top.areasrr(8KB)
--------backup()
--------top.so(196B)
--------coreip()
--------top.sdf(190KB)
--------top_syn.prj(721B)
--------top.map(28B)
--------.recordref(0B)
--------top.tlg(3KB)
--------top.srm(371KB)
--------syntmp()
--------traplog.tlg(2KB)
----stimulus()