文件名称：异步FIFO的VHDL实现
文件大小：56KB
文件格式：RAR
更新时间：2024-03-25 10:39:47
FPGA CPLD VHDL
--rtl 这是源代码 --sim 这是modelsim仿真目录 已经验证，可以实现异步FIFO 两级寄存器实现读写指针的同步，地址采用格雷码形式防止亚稳态。异步FIFO的源码，个人觉得不易理解，故上传本人最近写的源码，与大家一起分享
【文件预览】：
nut_async_fifo
----sim()
--------nut_async_fifo_tb.mpf(95KB)
--------vhdl()
--------work()
--------vsim.wlf(48KB)
--------nut_async_fifo_tb.cr.mti(2KB)
----par()
----rtl()
--------nut_async_fifo.vhd(5KB)