文件名称：论文研究-AES加密算法面积与性能平衡优化研究.pdf
文件大小：678KB
文件格式：PDF
更新时间：2022-08-11 17:02:09
AES算法,面积优化,高性能,FPGA实现
AES密码是目前主流应用的加密算法，研究了在面积优化的同时兼顾加密速度的解决方法。根据字节代换的要求和特点，S盒变换采用16×16位的空间预存储置换表，通过O（1）查表效率即可实现SubBytes变换。将伽罗华域上所有元素的两倍先存储在一张表格中，相应运算只需要通过查表和相加就可以完成，避免了有限域的乘法运算，有效减少了运算次数。密钥扩展是独立于加密算法本身的一个特殊模块，采用上升沿有效的时钟控制密钥生成方法，在生成密钥的同一个时钟周期下降沿进行密钥传递，减少了系统延时，增强了并行性，使得面积优化后的AES加密效率更高，吞吐量更大。通过计数器控制加密函数调用的轮数，使得每个模块能多次被调用，从而使得加密芯片面积减少。实验表明在Xilinx Virtex-5 FPGA上优化后的加密模块所占用面积为11 163 Slices，相比优化之前的20 173 Slices，占用面积减少了将近一半。