文件名称：Sampling_Frequency_Synchronization.rar
文件大小：438KB
文件格式：RAR
更新时间：2018-05-18 07:37:38
Sampling
OFDM的FPGA实现的抽样模块，基于Verilog实现的源码程序。
【文件预览】：
Sampling_Frequency_Synchronization
----Sampling_Frequency_Synchronization.ise_ISE_Backup(370KB)
----cr_bram.edn(27KB)
----cr_bram.xco(2KB)
----sm_acc.edn(37KB)
----sm_acc.veo(3KB)
----width11_multiply_width10.v(4KB)
----width11_multiply_width10.vho(4KB)
----com_sig.v(194KB)
----cr_bram.asy(883B)
----Sampling_Frequency_Synchronization.restore(49KB)
----com_sig.vho(4KB)
----templates()
--------coregen.xml(8KB)
----_xmsgs()
----Order_Rechanged.v(7KB)
----phase_est.vho(4KB)
----bram.veo(3KB)
----Complement.v(1KB)
----cr_bram_readme.txt(2KB)
----offset_est.v(7KB)
----width11_multiply_width10.sym(990B)
----bram.xco(2KB)
----com_sig.xco(2KB)
----bram.v(5KB)
----Sampling_Frequency_Synchronization.ise(370KB)
----com_sig.vhd(4KB)
----Sampling_Frequency_Synchronization.v(9KB)
----width11_multiply_width10.veo(3KB)
----width11_multiply_width10.xco(2KB)
----COM_MULTIPLIER.v(4KB)
----phase_est.vhd(4KB)
----DATA_BUF.v(7KB)
----width11_multiply_width10.edn(162KB)
----tmp()
--------_cg()
----sm_acc.vho(4KB)
----Scrambler.v(1KB)
----phase_est.sym(1KB)
----com_sig.veo(3KB)
----sm_acc.v(4KB)
----bram.vhd(5KB)
----sm_acc.xco(2KB)
----phase_est.veo(3KB)
----PILOTS_COR.v(7KB)
----phase_est.v(352KB)
----sm_acc.vhd(4KB)
----com_sig.edn(415KB)
----Sampling_Frequency_Synchronization_summary.html(2KB)
----bram.edn(27KB)
----cr_bram.vho(4KB)
----sm_acc.sym(985B)
----cr_bram_flist.txt(177B)
----cr_bram.vhd(5KB)
----cr_bram.veo(3KB)
----bram.vho(4KB)
----com_sig.sym(1KB)
----phase_est.xco(2KB)
----phase_est.edn(1.25MB)
----cr_bram.v(5KB)
----OFFSET_COM.v(11KB)
----cr_bram_xmdf.tcl(3KB)
----bram.sym(1KB)
----__ISE_repository_Sampling_Frequency_Synchronization.ise_.lock(239B)
----cr_bram.sym(1KB)
----width11_multiply_width10.vhd(5KB)