RS编码器的Verilog HDL程序实现

时间:2013-04-04 08:25:29
【文件属性】:
文件名称:RS编码器的Verilog HDL程序实现
文件大小:785B
文件格式:TXT
更新时间:2013-04-04 08:25:29
RS 编码器 Verilog RS(Reed-Solomon)码是差错控制领域中一类重要的线性分组码,由于其出众的纠错能力,被广泛地应用于各种差错控制系统中,以满足对数据传输通道可靠性的要求。

网友评论

  • 就一个文本文档,太垃圾了
  • 真垃圾,浪费钱
  • 垃圾,一点用都没有,浪费钱。
  • 代码很简单明了,可以直接读懂并使用~
  • 没有注释。。。。。
  • 太简单了,有注释就好了
  • 代码简单可用
  • 没有说明,程序很简单