RS编码器verilog仿真实现

【文件属性】：
文件名称：RS编码器verilog仿真实现
文件大小：12KB
文件格式：RAR
更新时间：2015-04-08 10:09:15
RS编码器 verilog 仿真 RS编码器 verilog 仿真功能实现

【文件预览】：
RS编码器
----rscode.vhd(8KB)
----mula_6.v(247B)
----mula_38.v(337B)
----mula_5.v(233B)
----mula_45.v(289B)
----mula_14.v(283B)
----mula_0.v(196B)
----rstestbench.vhd(1KB)
----mula_59.v(269B)
----mula_48.v(293B)
----mula_12.v(255B)
----mula_2.v(212B)
----testbenchmul_encode.vhd(1KB)
----testbenchmul.vhd(1KB)
----rscode.v(2KB)
----mula_15.v(297B)
----mula_21.v(288B)
----mula_8.v(247B)
----mula_31.v(260B)
----mula_18.v(325B)
----mula_4.v(226B)
----rscode.vwf(8KB)
----mula_11.v(255B)
----mula_10.v(248B)
----mula_16.v(321B)
----mula_1.v(205B)
----mula_7.v(248B)
----mula_13.v(269B)
----mula_22.v(277B)
----mula_17.v(328B)
----mula_32.v(261B)
----mula_35.v(309B)
----mula_25.v(281B)
----mula_51.v(322B)
----mul_encode.vhd(3KB)
----mula_3.v(219B)
----mula_61.v(220B)
----mula_9.v(247B)