verilog编写的乘法器

时间：2012-04-13 05:03:25
【文件属性】：

文件名称：verilog编写的乘法器

文件大小：871B

文件格式：TXT

更新时间：2012-04-13 05:03:25

补码乘法，verilog HDL

verilog编写的四位补码乘法器，第一位为符号位……

立即下载

网友评论

  • 代码写得不错，谢谢分享
  • 代码写的不错，缺乏注释，对刚学的人看起来有点吃力
  • 代码写得还可以，功能都能实现，要是在多加一点注释会更加好，谢谢分享

相关文章