文件名称:FPGA VHDL乘法器
文件大小:759B
文件格式:RAR
更新时间:2012-07-06 14:16:20
乘法器 FPGA
用verilog 还是VHDL我也忘了 ,已经调试。好用!!高手不必在乎谁什么语言写的吧。
【文件预览】:
乘法器.txt
文件名称:FPGA VHDL乘法器
文件大小:759B
文件格式:RAR
更新时间:2012-07-06 14:16:20
乘法器 FPGA
用verilog 还是VHDL我也忘了 ,已经调试。好用!!高手不必在乎谁什么语言写的吧。