文件名称：verilog CPU
文件大小：660KB
文件格式：RAR
更新时间：2018-01-18 17:27:22
verilog CPU
用verilog写的CPU和夏宇闻书上的源码一哈子
【文件预览】：
cpu
----old()
--------clk.bsf(3KB)
--------CPU.qsf(2KB)
--------db()
--------CPU.bdf(27KB)
--------register.bsf(2KB)
--------counter.bsf(2KB)
--------addr.bsf(2KB)
--------datactl.bsf(2KB)
--------clk.v(990B)
--------rom.v(557B)
--------addr.v(155B)
--------CPU.vwf(22KB)
--------register.v(355B)
--------counter.v(310B)
--------ram.bsf(2KB)
--------rom.bsf(2KB)
--------accum.bsf(2KB)
--------machinect.bsf(2KB)
--------datactl.v(151B)
--------machinect.v(257B)
--------alu.bsf(3KB)
--------CPU.qws(817B)
--------control.bsf(4KB)
--------CPU.qpf(1KB)
--------alu.v(483B)
--------ram.v(456B)
--------control.v(3KB)
--------accum.v(236B)
----modlesim()
--------test1.dat(442B)
--------machinectl.v(351B)
--------adr.v(340B)
--------modlesim()
--------test2.pro(1KB)
--------addr_decode.v(445B)
--------rom.v(220B)
--------test1.pro(3KB)
--------register.v(680B)
--------counter.v(488B)
--------cpu.v(2KB)
--------datactl.v(298B)
--------clk_gen.v(3KB)
--------machine.v(4KB)
--------alu.v(825B)
--------ram.v(336B)
--------cputop.v(6KB)
--------test3.dat(494B)
--------test3.pro(1KB)
--------test2.dat(442B)
--------accum.v(268B)
----quartus()
--------CPU.qsf(2KB)
--------db()
--------CPU.bdf(27KB)
--------clk.v(990B)
--------rom.v(557B)
--------addr.v(155B)
--------CPU.vwf(22KB)
--------register.v(355B)
--------counter.v(310B)
--------datactl.v(151B)
--------machinect.v(257B)
--------CPU.qws(825B)
--------CPU.qpf(1KB)
--------alu.v(483B)
--------ram.v(456B)
--------control.v(3KB)
--------accum.v(236B)