文件名称：verilog数码管动态扫描
文件大小：233KB
文件格式：ZIP
更新时间：2016-12-03 12:53:41
verilog 数码管 例化 动态扫描
利用verilog实现的数码管动态扫描，并且实现了模块的例化
【文件预览】：
smg_used
----test.map.smsg(79B)
----db()
--------test.sld_design_entry_dsc.sci(212B)
--------test.(1).cnf.cdb(6KB)
--------test.asm_labs.ddb(2KB)
--------test.fit.qmsg(12KB)
--------test.sgdiff.hdb(10KB)
--------test.rtlv.hdb(10KB)
--------test.map.qmsg(8KB)
--------test.sta.rdb(8KB)
--------test.sta_cmp.5_slow.tdb(14KB)
--------test.rtlv_sg_swap.cdb(771B)
--------test.sta.qmsg(7KB)
--------test.cmp.logdb(4B)
--------test.cmp.kpt(209B)
--------test.(0).cnf.cdb(1KB)
--------test.map.hdb(10KB)
--------test.amm.cdb(295B)
--------test.smart_action.txt(6B)
--------test.cmp0.ddb(39KB)
--------test.lpc.html(821B)
--------test.(1).cnf.hdb(2KB)
--------test.pre_map.cdb(8KB)
--------test.lpc.rdb(450B)
--------test.smp_dump.txt(222B)
--------test.sgdiff.cdb(4KB)
--------test.db_info(153B)
--------test.syn_hier_info(0B)
--------test.cmp.hdb(11KB)
--------test.map.cdb(5KB)
--------test.hif(1KB)
--------test.sld_design_entry.sci(212B)
--------test.asm.rdb(1KB)
--------test.map.logdb(4B)
--------test.cmp.cdb(15KB)
--------prev_cmp_test.qmsg(28KB)
--------test.asm.qmsg(2KB)
--------test.pre_map.hdb(10KB)
--------test.cbx.xml(86B)
--------test.lpc.txt(1KB)
--------test.tis_db_list.ddb(188B)
--------test.(0).cnf.hdb(841B)
--------logic_util_heursitic.dat(4KB)
--------test.hier_info(3KB)
--------test.rtlv_sg.cdb(8KB)
--------test.idb.cdb(3KB)
--------test.cmp.rdb(11KB)
----test.v.bak(259B)
----test.sta.rpt(55KB)
----test.fit.rpt(61KB)
----test.flow.rpt(6KB)
----test.done(26B)
----smg3.v(2KB)
----test.qpf(1KB)
----test.map.rpt(24KB)
----test.asm.rpt(6KB)
----smg3.v.bak(2KB)
----incremental_db()
--------compiled_partitions()
--------README(653B)
----test.pof(8KB)
----Verilog1.v(261B)
----test.v(332B)
----test.pin(15KB)
----test.map.summary(303B)
----test.fit.smsg(334B)
----test.fit.summary(364B)
----test.cdf(354B)
----test.sta.summary(401B)
----test.qsf(3KB)