文件名称：Verilog的rom程序
文件大小：148KB
文件格式：ZIP
更新时间：2016-08-23 13:49:38
Verilog
基于FPGA的Verilog语言的rom形成程序，原理图编辑形成顶层文件。
【文件预览】：
ll
----lpm_rom0.v(5KB)
----ll.fit.summary(347B)
----ll.qpf(904B)
----ll.asm.rpt(7KB)
----ll.flow.rpt(4KB)
----ll.tan.summary(1KB)
----db()
--------ll.(3).cnf.cdb(1KB)
--------ll.db_info(137B)
--------ll.(0).cnf.hdb(557B)
--------ll.(6).cnf.hdb(854B)
--------ll.cmp.rdb(12KB)
--------ll.fit.qmsg(4KB)
--------ll.(2).cnf.hdb(537B)
--------prev_cmp_ll.map.qmsg(3KB)
--------ll.(5).cnf.cdb(1KB)
--------ll.(0).cnf.cdb(902B)
--------ll.cmp.cdb(5KB)
--------ll.map.cdb(2KB)
--------ll.(4).cnf.cdb(1KB)
--------ll.cmp.tdb(4KB)
--------ll.sgdiff.hdb(12KB)
--------ll.pre_map.hdb(9KB)
--------ll.(1).cnf.cdb(1KB)
--------ll.(3).cnf.hdb(524B)
--------ll.asm.qmsg(2KB)
--------ll.cbx.xml(84B)
--------ll.(1).cnf.hdb(587B)
--------ll.cmp.hdb(9KB)
--------ll.map.qmsg(16KB)
--------ll.psp(0B)
--------ll.hif(9KB)
--------ll.pre_map.cdb(3KB)
--------ll.sld_design_entry.sci(154B)
--------ll.rtlv.hdb(9KB)
--------ll.cmp0.ddb(4KB)
--------prev_cmp_ll.qmsg(3KB)
--------ll.map.logdb(4B)
--------ll.(2).cnf.cdb(1KB)
--------ll.pss(0B)
--------ll.(5).cnf.hdb(623B)
--------ll.(4).cnf.hdb(551B)
--------ll.map.hdb(9KB)
--------ll.rtlv_sg_swap.cdb(1KB)
--------ll.eco.cdb(161B)
--------ll.(6).cnf.cdb(2KB)
--------ll.hier_info(8KB)
--------ll.tis_db_list.ddb(174B)
--------ll.syn_hier_info(0B)
--------ll.rtlv_sg.cdb(4KB)
--------ll.sld_design_entry_dsc.sci(154B)
--------ll.cmp.logdb(4B)
--------ll.tan.qmsg(21KB)
--------ll.sgdiff.cdb(2KB)
--------ll.dbp(0B)
----lpm_rom0_bb.v(4KB)
----counter.bsf(2KB)
----ll.bdf(5KB)
----ll.sof(14KB)
----lpm_rom0.cmp(969B)
----ll.qsf(2KB)
----ll.map.rpt(29KB)
----ll.fit.rpt(32KB)
----ll.tan.rpt(46KB)
----Verilog1.v(192B)
----ll.done(26B)
----ll.map.summary(268B)
----ll.pof(207KB)
----ll.mif(4KB)
----lpm_rom0.bsf(2KB)
----ll.pin(12KB)
----ll.qws(886B)