文件名称：VHDL的累加器
文件大小：75KB
文件格式：RAR
更新时间：2017-11-16 04:08:42
VHDL 累加器
采用硬件描述语言 编写的累加器代码，除了代码，还有时序仿真图，让你清楚的了解硬件语言。
【文件预览】：
myadder
----U2986277.DLS(1KB)
----vote7.ndb(2KB)
----h_adder.rpt(23KB)
----U9565146.DLS(1006B)
----h_adder.hex(125KB)
----vote7.acf(16KB)
----vote7.cnf(5KB)
----h_adder.pof(128KB)
----vote7.pof(128KB)
----myor2.acf(14KB)
----vote7.sof(57KB)
----f_adder.mmf(513B)
----F_ADDER.sym(261B)
----f_adder(3).cnf(2KB)
----vote7.pin(7KB)
----vote7.mmf(513B)
----f_adder.acf(16KB)
----f_adder.rpt(23KB)
----fitfstio.txt(7KB)
----f_adder.snf(3KB)
----f_adder.pof(128KB)
----f_adder(1).cnf(2KB)
----h_adder.snf(2KB)
----vote7.hif(3KB)
----h_adder.fit(2KB)
----h_adder.hif(2KB)
----myor2.hif(1KB)
----vote7.fit(3KB)
----MYOR2.sym(188B)
----U3021925.DLS(1KB)
----vote7(2).cnf(2KB)
----U8518274.DLS(891B)
----f_adder.hex(125KB)
----vote7.vhd(591B)
----h_adder.mmf(214B)
----VOTE7.sym(341B)
----vote7(3).cnf(2KB)
----h_adder.acf(16KB)
----vote7.snf(6KB)
----vote7.hex(125KB)
----f_adder.sof(57KB)
----f_adder.scf(526B)
----H_ADDER.sym(222B)
----f_adder.ndb(853B)
----U2801992.DLS(988B)
----U9365741.DLS(1KB)
----h_adder.sof(57KB)
----f_adder.vhd(559B)
----h_adder.scf(390B)
----vote7.scf(13KB)
----f_adder.fit(2KB)
----U1197588.DLS(4KB)
----U0063797.DLS(2KB)
----U3987564.DLS(939B)
----U4073944.DLS(3KB)
----h_adder.ndb(642B)
----LIB.DLS(421B)
----h_adder.ttf(233KB)
----vote7(1).cnf(4KB)
----h_adder.cnf(2KB)
----h_adder.vhd(237B)
----myor2.vhd(187B)
----f_adder.cnf(4KB)
----U9937660.DLS(2KB)
----vote7.rpt(25KB)
----f_adder.ttf(233KB)
----f_adder.hif(2KB)
----U6271277.DLS(810B)
----vote7.ttf(233KB)
----f_adder.pin(7KB)
----h_adder.pin(7KB)