基于EDA技术的数字频率计设计

【文件属性】：

文件名称：基于EDA技术的数字频率计设计

文件大小：1.15MB

文件格式：DOC

更新时间：2012-11-20 09:48:08

自动量程转换；VHDL；数字频率计；

本文详细阐述了利用VHDL硬件描述语言设计，并在EDA工具的帮助下，用CPLD实现数字频率计的设计方法和实现步骤。其最大显示量程为10MHz，且具有实现自动量程切换功能，显示采用动态扫描方式。除放大整形电路和数码管显示外，其他模块在一块CPLD芯片上，与其他方法做成的频率计相比，具有体积小，可靠性高，灵活性强等特点。