EDA FPGA 数字钟

【文件属性】：

文件名称：EDA FPGA 数字钟

文件大小：572KB

文件格式：DOC

更新时间：2015-05-01 02:07:32

EDA FPGA 数字钟

利用QuartusII与FPGA，制作数字钟。数字钟由分频模块，计数模块、显示模块、报时模块等几部分构成，数字钟的时、分、秒由一个24进制计数器（00-23），两个60进制计数器（00-59）级联构成。以10进制计数器74160来实现时间计数单元的计数功能。利用一片7447，采用分时复用方式，连接LED数码管显示。