文件名称：Verilog计数器
文件大小：310KB
文件格式：RAR
更新时间：2011-02-13 03:01:54
包括多个模块
此计数器是999,用数码管实现,包括分频模块,从20M分到1HZ,计数模块,动态扫描,显示译码等,完全可以在硬件上实现,只要改一下数,即可完成任意计数器
【文件预览】：
新建文件夹
----9999()
--------jishu0.dpf(239B)
--------fengpin.bsf(2KB)
--------jishu0.done(26B)
--------fen1k.bsf(2KB)
--------jishu1.v(760B)
--------jishu0.sim.rpt(10KB)
--------jishu0.map.smsg(596B)
--------jishu1.bsf(2KB)
--------dispselect.bsf(2KB)
--------yima.v(2KB)
--------mux.v(361B)
--------fengpin1.bsf(2KB)
--------Block1.bdf(9KB)
--------jishu0.map.summary(290B)
--------mux.bsf(3KB)
--------db()
--------jishu0.map.rpt(24KB)
--------jishu0.tan.summary(1017B)
--------dispselect.inc(1KB)
--------yima.bsf(2KB)
--------jishu0.bsf(2KB)
--------jishu0.qsf(3KB)
--------jishu0.cdf(304B)
--------jishu0.asm.rpt(6KB)
--------ji.bsf(2KB)
--------jishu0.tan.rpt(77KB)
--------jishu0.fit.smsg(334B)
--------jishu0.qws(90B)
--------jishu0.fit.rpt(60KB)
--------fen1k.v(270B)
--------fegpin.v(254B)
--------fen1hz.v(254B)
--------jishu0.qpf(904B)
--------jishu0.pof(8KB)
--------jishu0.vwf(7KB)
--------dis.v(150B)
--------dispselect.v(419B)
--------jishu0.flow.rpt(4KB)
--------dis.bsf(2KB)
--------jishu0.fit.summary(363B)
--------fen1hz.bsf(2KB)
--------jishu0.pin(14KB)
--------fen.bsf(2KB)