FPGA 4X4矩阵键盘VHDL程序

时间:2012-09-07 04:43:25
【文件属性】:

文件名称:FPGA 4X4矩阵键盘VHDL程序

文件大小:356KB

文件格式:RAR

更新时间:2012-09-07 04:43:25

FPGA 4X4 矩阵键盘 VHDL 源代码

FPGA 4X4矩阵键盘VHDL程序,已通过q2综合,可直接使用,基于cylcone


【文件预览】:
key44
----xiaod.fit.smsg(513B)
----xiaod.tan.summary(1KB)
----xiaod.vhd(761B)
----xiaod.pof(128KB)
----xiaod.qws(577B)
----xiaod.qsf(2KB)
----xiaod.cdf(296B)
----xiaod.sim.rpt(22KB)
----xiaod.flow.rpt(5KB)
----xiaod.vwf(7KB)
----db()
--------xiaod.db_info(137B)
--------xiaod.(1).cnf.hdb(1KB)
--------xiaod.sim.qmsg(0B)
--------xiaod.asm.qmsg(2KB)
--------xiaod.map.qmsg(27KB)
--------xiaod.cmp_bb.hdb(8KB)
--------xiaod.dbp(0B)
--------xiaod.cmp0.ddb(72KB)
--------xiaod.rtlv.hdb(8KB)
--------xiaod.cbx.xml(87B)
--------prev_cmp_xiaod.map.qmsg(27KB)
--------xiaod.map.logdb(4B)
--------xiaod.pss(236B)
--------xiaod.hier_info(3KB)
--------xiaod.sim.cvwf(1KB)
--------xiaod.sgdiff.cdb(4KB)
--------xiaod.tis_db_list.ddb(174B)
--------xiaod.(1).cnf.cdb(2KB)
--------prev_cmp_xiaod.sim.qmsg(4KB)
--------xiaod.cmp_bb.cdb(6KB)
--------xiaod.hif(1KB)
--------wed.wsf(7KB)
--------xiaod.sld_design_entry_dsc.sci(154B)
--------prev_cmp_key44.qmsg(96KB)
--------prev_cmp_xiaod.tan.qmsg(49KB)
--------xiaod.cmp2.ddb(43KB)
--------xiaod.psp(3B)
--------xiaod.rtlv_sg.cdb(4KB)
--------xiaod.cmp.cdb(15KB)
--------xiaod.cmp_bb.rcf(3KB)
--------xiaod.cmp_bb.logdb(4B)
--------xiaod.cmp.bpm(527B)
--------prev_cmp_xiaod.qmsg(3KB)
--------xiaod.map_bb.hdb(8KB)
--------prev_cmp_xiaod.fit.qmsg(16KB)
--------xiaod.cmp.tdb(15KB)
--------xiaod.pre_map.hdb(8KB)
--------xiaod.map.cdb(4KB)
--------prev_cmp_xiaod.asm.qmsg(2KB)
--------xiaod.tan.qmsg(53KB)
--------xiaod.cmp.hdb(8KB)
--------xiaod.(0).cnf.cdb(3KB)
--------xiaod.fit.qmsg(39KB)
--------xiaod.cmp.logdb(4B)
--------xiaod.syn_hier_info(0B)
--------xiaod.cmp.ecobp(28B)
--------xiaod.map.ecobp(28B)
--------xiaod.eco.cdb(161B)
--------xiaod.sgdiff.hdb(8KB)
--------xiaod.sim.hdb(3KB)
--------xiaod.signalprobe.cdb(428B)
--------xiaod.sld_design_entry.sci(154B)
--------xiaod.map_bb.cdb(4KB)
--------xiaod.asm_labs.ddb(65KB)
--------xiaod.map.bpm(525B)
--------xiaod.rtlv_sg_swap.cdb(531B)
--------xiaod.pre_map.cdb(5KB)
--------xiaod.cmp.rdb(19KB)
--------xiaod.eds_overflow(7B)
--------xiaod.(0).cnf.hdb(943B)
--------xiaod.map_bb.logdb(4B)
--------xiaod.map.hdb(8KB)
----xiaod.tan.rpt(73KB)
----xiaod.done(26B)
----xiaod.vhd.bak(801B)
----key44.qpf(905B)
----key44.qws(1KB)
----xiaod.sof(148KB)
----xiaod.fit.summary(591B)
----xiaod.map.rpt(33KB)
----xiaod.asm.rpt(7KB)
----key44.vhd.bak(2KB)
----xiaod.map.summary(452B)
----key44.vwf(7KB)
----xiaod.dpf(239B)
----xiaod.fit.rpt(90KB)
----xiaod.pin(27KB)
----key44.vhd(2KB)

网友评论

  • 引脚怎么配置啊
  • 可以下载,参考一下
  • 还可以吧 哥们而
  • 很棒的程序,是我要的!
  • 不错不错不错
  • 很好用,谢谢分享
  • 就是我要找的 哈哈 多谢分享 很有益处
  • 已学习,用的很好,谢谢了!
  • 虽然不是我要的,代码本身很简洁
  • 写得挺好,可以借鉴
  • 写得不错啊,哈哈
  • 只想提醒筒子们不要下错了……这个是VHDL的,不是Verilog HDL的,一定要看清楚再下载
  • 这个好像不跟我想要的一样啊
  • 注释清晰明了。
  • 不错的代码,注释清晰,很好的!
  • 挺不错,可以直接用
  • 写得挺好,可以借鉴
  • 不错的代码,注释清晰