Busting the Myth that SystemVerilog is only for Verification

【文件属性】：

文件名称：Busting the Myth that SystemVerilog is only for Verification

文件大小：330KB

文件格式：PDF

更新时间：2021-08-22 12:46:28

sv synthesizabl verification Systemverilo

讲解如何使用 Systemverilog 编写可综合的 RTL，并针对 DC 和 Synplify-Pro 进行了具体的说明。有目录。