文件名称：matlab集成c代码-scsynth:随机计算综合工具
文件大小：64KB
文件格式：ZIP
更新时间：2024-06-10 19:27:36
系统开源
Matlab集成的c代码希西斯 scsynth是由华盛顿大学的N. Eamon Gaffney和Armin Alaghi开发的用于随机计算电路的综合工具。 目前，它可以基于随机逻辑或ReSC（Qian等人，2011）以及类似的STRAUSS体系结构（Alaghi等人，2015）创建描述可重配置架构的Verilog文件，但其功能正在不断扩展。 帕拉伊巴联邦大学的Danilo Cavalcanti编写并审查了该代码。 随机计算 随机计算是一种计算技术，涉及按顺序将数字表示为单个位流，而不是像现代计算体系结构中那样，概率地并行表示位组。 随机电路的运行速度往往比典型的数字电路慢，但它们也往往更小（因此能耗更低），并且具有更高的容错能力，从而为它们提供了许多潜在的应用，包括神经网络和图像处理。 有关更多信息，请参见。 用法 scsynth由可以在Octave或MATLAB中运行以生成Verilog模块的函数组成。 当前，存在以下面向用户的功能： VerilogLFSRGenerator(dataLen, addZero, moduleName, taps=0)生成线性反馈移位寄存器，该模块用于
【文件预览】：
scsynth-master
----sampleScript.m(2KB)
----src()
--------VerilogMReSCFromData.m(5KB)
--------bernstein_approx()
--------VerilogMReSCFromFunction.m(5KB)
--------VerilogSCFromFunction.m(6KB)
--------MReSC()
--------examples()
--------VerilogSCFromData.m(6KB)
--------VerilogLFSRGenerator.m(4KB)
--------ReSC()
--------VerilogCounterGenerator.m(2KB)
----LICENSE.md(1KB)
----.gitignore(39B)
----README.md(5KB)