verilog编写的伪随机序列发生器

【文件属性】：

文件名称：verilog编写的伪随机序列发生器

文件大小：2KB

文件格式：V

更新时间：2013-04-02 08:55:21

verilog 伪随机

此程序是用verilog语言实现的伪随机序列，程序里面对同步字节、数据包、数据帧都有说明，使得程序明白易懂。