cpld开发板电路图

时间:2012-08-06 13:24:25
【文件属性】:

文件名称:cpld开发板电路图

文件大小:93KB

文件格式:RAR

更新时间:2012-08-06 13:24:25

EDA

自己写的FPGA的开发板电路,连接的两个数码管,以及几个开关。也引出了多个引脚供你扩展!


【文件预览】:
eda
----新建文件夹()
--------MyDesign()
----Backup of Schlib1.Lib(2KB)
----MyDesign.Bkp(1.56MB)
----Previous Backup of Schlib1.Lib(2KB)
----Backup of Sheet1.Sch(34KB)
----Previous Backup of Sheet1.Sch(34KB)
----guoSchlib1.Lib(4KB)
----MyDesign.ddb(1.7MB)
----Previous Backup of Schlib2.Lib(915B)
----GUOPCBLIB1.LIB(44KB)
----Backup of Schlib2.Lib(915B)

网友评论

  • FPGA的开发板原理图,输入时钟没全部连接上,只有全局的GLK