文件名称：Multicycle-RISC-Processor:Verilog实现的16位多周期RISC15处理器设计
文件大小：1.77MB
文件格式：ZIP
更新时间：2024-05-17 07:32:17
TeX
多周期RISC15处理器 基于IIT-B-RISC15 ISA的RISC15处理器的Verilog实现和设计规范，作为IIT-Bombay的微处理程序课程[EE 309＆EE 337]的一部分完成。 作者 认识Shah | 13D070003 亚什·巴尔加特（Yash Bhalgat）| 13D070014 Navjot Singh | 130110071 现场可编程门阵列 ALtera DE0纳米FPGA
【文件预览】：
Multicycle-RISC-Processor-master
----.gitignore(15B)
----RISC15.v(1KB)
----Registers()
--------CZ_reg.v(307B)
--------reg16_file.v(2KB)
--------reg16.v(368B)
--------T1reg16.v(420B)
--------IRreg16.v(299B)
----Misc()
--------priority_encoder.v(876B)
--------imm_6.v(104B)
--------shift_7.v(97B)
--------clockgen.v(352B)
--------imm_9.v(103B)
--------setPositionZero.v(835B)
----Memory()
--------memory.v(6KB)
----Controller()
--------controller.v(12KB)
----Datapath()
--------datapath.v(3KB)
----README.md(328B)
----report()
--------Report()
--------Final_ Report_Meet_Navjot_Yash.pdf(1.26MB)
--------SpreadSheets()
--------datapath.svg(76KB)
----DEMUX()
--------demux_8.v(337B)
----testbench()
--------Bitfile_for_Program_with_LM_and_SM.txt(577B)
--------Program_with_LM_and_SM.txt(3KB)
--------excelassemb_without_LMcode.xls(122KB)
--------Bitfile_for_Program_without_LM_and_SM.txt(575B)
--------Program_without_LM_SM.txt(2KB)
----MUX()
--------mux_16_2.v(216B)
--------mux_3_8.v(447B)
--------mux_1_4.v(284B)
--------mux_3_4.v(295B)
--------mux_1_8.v(435B)
--------mux_16_8.v(472B)
----ALU()
--------carry_generate.v(496B)
--------nand16.v(179B)
--------add16.v(173B)
--------alu.v(715B)