文件名称:多周期CPU的设计与Verilog实现
文件大小:275KB
文件格式:ZIP
更新时间:2021-07-19 12:36:47
CPU Verilog computer Vivado
多周期CPU的实现,在15版的vivado上可以打开,如果需要看到仿真的波形图,可以跑仿真,调节相关参数即可显示出来
文件名称:多周期CPU的设计与Verilog实现
文件大小:275KB
文件格式:ZIP
更新时间:2021-07-19 12:36:47
CPU Verilog computer Vivado
多周期CPU的实现,在15版的vivado上可以打开,如果需要看到仿真的波形图,可以跑仿真,调节相关参数即可显示出来