文件名称：数字逻辑课程设计报告
文件大小：925KB
文件格式：DOC
更新时间：2013-11-25 07:37:10
数字逻辑 同步时序电路 状态图 卡诺图 触发器
大一时做了一个数字逻辑电路的课程设计，要求设计一个同步时序电路，要求实现下面输出结果： 当它的输入端X=1，其输出序列为 00—11—10—01，并在达到01或00之后颠倒输出序列；当X=0时，电路返回初始状态00，之后不再变化，输出亦为00。 利用我们实验的破电路板最后也模拟出来啦，现在拿出来跟大家分享一下。 这是一个做完实验后写的报告，电路图及操作步骤全在里面，希望对你有用。