FPGA-edge_detect:Nexys 4 DDR Artix-7

【文件属性】：

文件名称：FPGA-edge_detect:Nexys 4 DDR Artix-7

文件大小：12KB

文件格式：ZIP

更新时间：2024-06-01 23:22:22

Verilog

FPGA-edge_detect Nexys 4 DDR Artix-7 输出：VGA 使用IP ROM存储图片（格式：*。coe） 1.将彩色图片转换为灰色图片 2.中值滤波器去噪 3，Sobel检测 4.侵蚀和扩张

【文件预览】：
FPGA-edge_detect-master
----erode_tb.v(718B)
----dilate_tb.v(724B)
----dilate.v(3KB)
----get_g.v(249B)
----Scan.v(890B)
----erode.v(3KB)
----Controller.v(5KB)
----YCrCb_tb.v(587B)
----median_filter_tb.v(700B)
----median_filter.v(4KB)
----sobel_detect_tb.v(764B)
----get_length.v(286B)
----sobel_detect.v(3KB)
----And.v(217B)
----Div_Clk.v(666B)
----GetAddr.v(785B)
----Or.v(216B)
----README.md(217B)
----add_g.v(222B)
----YCrCb.v(638B)
----threshold_detect.v(259B)
----Compare.v(1KB)