文件名称：设计与验证：Verilog HDL(带书签）
文件大小：14.44MB
文件格式：PDF
更新时间：2021-09-22 15:08:52
书
全书共分9 章，各章内容简要介绍如下。 • 第1 章:介绍HDL 的设计方法， Verilog 与VHDL 、C 等语言的区别，以及 HDL 语言的设计与验证流程。 • 第2 章:介绍Verilog 的语言基础. • 第3 章:重点介绍Verilog 的3 种描述方法和不同的设计层次. • 第4 章:介绍RTL 建模的概念和一些常用电路的Verilog 设计方法，最后引申 出Verilog 语言的可综合子集。 第5 章:总结了常用的RTL 同步设计原则，逐一介绍了设计模块的划分、设 计组合逻辑和时序逻辑时应该注意的问题，以及优化RTL 代码的方法等内 容. • 第6 章:介绍状态机的设计方法和技巧。 • 第7 章:介绍如何搭建测试平台，对设计进行验证。 • 第8 章:详细描述了Verilog 语言的语义和仿真原理，是Verilog 语言的精髓所 在. • 第9 章:总结并展望HDL 和HVL 的发展趋势。