基于边界扫描技术的集成电路可测性设计* (2006年)

【文件属性】：

文件名称：基于边界扫描技术的集成电路可测性设计* (2006年)

文件大小：1.54MB

文件格式：PDF

更新时间：2024-06-11 12:14:15

自然科学 论文

随着集成电路规模的不断增大，芯片的可测性设计正变得越来越重要。研究了目前较常用的边界扫描测试技术的原理、结构，并给出了边界扫描技术的应用。重点研究了基于边界扫描的外测试方式，即电路板上芯片间连线的固定故障、开路和短路故障的测试；利用硬件描述语言Verilog设计出TAP控制器，得到TAP状态机的仿真结果。