基于CORDIC算法的正余弦信号发生器(verilog代码实现)

时间:2022-02-24 19:56:59
【文件属性】:

文件名称:基于CORDIC算法的正余弦信号发生器(verilog代码实现)

文件大小:3KB

文件格式:RAR

更新时间:2022-02-24 19:56:59

算法 fpga开发 verilog 数字信号处理 cordic

详细介绍见博客 https://blog.csdn.net/qq_42025108/article/details/123119003


【文件预览】:
dds_src
----tan2_rom16.v(749B)
----dds_top.v(4KB)
----cordic_dds.v(2KB)

网友评论