7段数码显示译码器设计

【文件属性】：

文件名称：7段数码显示译码器设计

文件大小：764KB

文件格式：DOC

更新时间：2012-12-07 12:50:14

译码器设计

7段数码是纯组合电路，通常的小规模专用IC，如74或4000系列的器件只能作十进制的BCD码译码，然而数字系统中的数据处理和运算都是2进制的，所以输出表达式都是16进制的，为了满足16进制数的译码显示，最方便的方法就是利用VHDL或CPLD中实现。本项实验最容易实现这一目的。