文件名称：数码显示译码器的设计程序 verilog
文件大小：56KB
文件格式：RAR
更新时间：2012-09-09 07:48:48
verilog 数码显示译码器的设计
数码显示译码器的设计程序 verilog 欢迎下载
【文件预览】：
example4
----exp4.sof(821KB)
----exp4.fit.smsg(5KB)
----exp4.pin(77KB)
----simulation()
--------modelsim()
----exp4.map.summary(590B)
----exp4.qws(634B)
----exp4.v(2KB)
----db()
--------exp4.db_info(136B)
----exp4.map.rpt(17KB)
----exp4.flow.rpt(6KB)
----exp4.qpf(904B)
----exp4.tan.summary(1KB)
----exp4.tan.rpt(17KB)
----exp4.map.smsg(1KB)
----timing()
--------custom()
----exp4.fit.rpt(157KB)
----exp4.fit.summary(593B)
----exp4.done(26B)
----exp4.pof(2MB)
----exp4.merge.rpt(8KB)
----exp4.asm.rpt(7KB)
----exp4.eda.rpt(6KB)
----exp4.qsf(3KB)
----exp4.cdf(281B)