文件名称：FIR数字滤波器的FPGA实现
文件大小：437KB
文件格式：PDF
更新时间：2014-06-15 13:45:55
FIR FPGA
为了研究不同结构的 FIR 数字滤波器 FPGA 实现对数字多普勒接收机中 FPGA 器件资源消耗及其实现的滤波 器的速度性能 在 Xilinx ISE10.1 开发平台中 采用 Verilog HDL 语言分别实现了 FIR 数字滤波器的改进的串行结构 并行结构以及 DA 结构,并在 ModelSim 仿真验证平台中仿真了实现设计 结果表明 改进串行结构的实现消耗资源少 但滤波速度慢 并行结构的实现滤波速度快但消耗资源多 而 DA 算法的实现速度仅取决于输入数据的宽度 所以滤 波速度通常较快且消耗的资源较少。