文件名称：基于FPGA的串行乘法器
文件大小：19KB
文件格式：ZIP
更新时间：2015-01-11 14:08:47
FPGA VHDL 串行乘法器
一种基于FPGA的串行乘法器的设计，他比并行乘法器运算速度慢，但是占用的资源少得多。
【文件预览】：
串型乘法器
----and1()
--------and1.vwf(3KB)
--------and1.vhd(183B)
--------and1.qpf(905B)
--------and1(1).qpf(905B)
----unit()
--------unit.vhd(359B)
--------unit.vwf(3KB)
--------unit.qpf(905B)
----说明.doc(29KB)
----my_component()
--------my_component.vhd(443B)
--------my_component.qpf(913B)
----mul()
--------mul.vhd(777B)
--------mul.qpf(904B)
--------mul.vwf(5KB)
----D()
--------D.qpf(902B)
--------D.vhd(274B)
--------D.vwf(3KB)
----mux()
--------mux.qpf(904B)
--------mux.vwf(3KB)
--------mux.vhd(238B)