关于FPGA 的DDS的激励程序设计(Verilog HDL) 时间:2013-05-21 07:42:43 【文件属性】: 文件名称:关于FPGA 的DDS的激励程序设计(Verilog HDL) 文件大小:747B 文件格式:NONE 更新时间:2013-05-21 07:42:43 DDS FPGA Verilog HDL 关于FPGA的DDS设计的激励程序,使用Verilog HDL语言编写,用于源程序的仿真。 立即下载