文件名称：verilog设计2倍频
文件大小：655B
文件格式：TXT
更新时间：2013-05-02 09:52:43
倍频
用verilog HDL语言通过两种方法实现设计2倍频
verilog设计2倍频
【文件属性】：
网友评论
- 思路是对的，编译有问题
- 利用寄存器的延迟时间, 得到两个同频不同向的时钟信号, 就可以实现2倍频, 一次类推可以实现2^n次倍频.
- 频率较高时无法倍频
- 不知奇数倍频怎么办
- 原理还是可以理解的，编译有点问题
- 原理是对的 但是实现有问题
- 思路不对啊 跳上去就再也下不来了应该
- 思路对，编译有错误呀
- 晕，编译有语法错误
- 不知奇数倍频怎么办
- 思路是对的