文件名称：Verilog 语言实现2倍频程序
文件大小：280B
文件格式：NONE
更新时间：2013-08-02 11:04:06
CPLD Verilog 倍频
简单的verilog程序，实现输出信号为输入信号的2倍频。
Verilog 语言实现2倍频程序
【文件属性】：
网友评论
- 我也试了 不行
- 还行，可以做参考
- 还不错，至少能够解决部分需求
- 原理是可以，但是具体实现不能这么做
- 作为我这样的入门级学员 很实用 谢谢
- 还是模拟电路比较好
- 的确，这个程序是没有什么用的。
- 貌似是不行的 倍频一般不用PLL的话很不稳定
- 没什么用处不能这样搞
- 我也试了 不行
- 可这样实现的倍频占空比不是50%啊……
- 很好用的，希望改善，就是好出问题。
- 完全没有用，建议直接用IP核倍频
- 很简单的程序，但是如果要将系统时钟二倍频的话，不能这样做的
- 下载了，还是不管用。 我只好用quartus自带的PLL核实现了倍频，简单通俗，只要设软件就好了。
- 有点难度啦
- 这样实现的两倍频不是方波信号,不知道如何实现倍频后的方波信号呢?
- 我在quartusII中队这个程序进行了功能仿真，确实不能实现2倍频，没有输出
- 我试了，根本就不能2倍频，clk_out根本没有输出