基于FPGA的信号函数发生器代码（verilog）

【文件属性】：
文件名称：基于FPGA的信号函数发生器代码（verilog）
文件大小：6.1MB
文件格式：RAR
更新时间：2017-01-03 04:11:09
FPGA DDS 信号发生器 基于FPGA的信号函数发生器代码（verilog），采用DDS合成技术，并做VGA显示