文件名称：基于FPGA的删除卷积码Viterbi软判决译码器的研究 (2004年)
文件大小：448KB
文件格式：PDF
更新时间：2024-06-09 03:17:50
自然科学 论文
采用FPGA实现删除卷积码Viterbi软判决译码，与传统方式相比，提高了译码器的工作速度和可靠性，降低了功耗。在译码器的设计中，提出了“ACS全复用结构”和采用路径的相对量度取代绝对量度的方法，并得出了相对量度的上边界，从而有效地降低译码器的复杂度，使得利用单片FPGA芯片实现删除卷积码Viterbi软判决译码成为现实。对各种软判决的距离度量的计算方法进行了分析比较，得出了采用“1范数”和相关值取代欧氏距离最为合适。仿真结果表明，所设计的译码器具有良好的性能，与理论边界值只有0.2～0.4dB的差距。