文件名称：FIFO设计（verilog所写源代码）
文件大小：1.3MB
文件格式：RAR
更新时间：2013-04-29 17:17:11
FIFO verilog fpga 源代码 源码
FIFO设计（verilog所写） FIFO设计（verilog所写）
【文件预览】：
FIFO设计（verilog所写）
----asynfifo_SyncComparison.rar(704KB)
----asynfifo_AsyncComparison.rar(669KB)
----使用说明请参看右侧注释====〉〉.txt(774B)