异步fifo设计verilog源代码

【文件属性】：
文件名称：异步fifo设计verilog源代码
文件大小：4.6MB
文件格式：RAR
更新时间：2014-08-04 14:34:30
fifo verilg sorcecode 这是一个异步FIFO的完全代码实现的modelsim工程，并附有参考论文。 仅作为参考，当然其中也有很多不足，希望批评指教，相互学习。

【文件预览】：
异步FIFO存储器的设计.nh
FIFO
----FIFO.mpf(33KB)
----graycntr.v(676B)
----fifo.v(1KB)
----wptr_full.v(2KB)
----multiplexer.mpf(30KB)
----graycntr.v.bak(676B)
----vsim.wlf(32KB)
----work()
--------bin2gray()
--------gray2bin()
--------sync_r2w()
--------fifomen()
--------sync_w2r()
--------fifo()
--------graycntr()
--------rptr_empty()
--------_opt()
--------_temp()
--------wptr_full()
--------tb_fifo()
--------mux_tree()
--------_info(2KB)
----bin2gray.v(409B)
----fifomen.v.bak(1KB)
----sync_w2r.v(626B)
----sync_r2w.v.bak(625B)
----sync_w2r.v.bak(625B)
----fifo.v.bak(1KB)
----multiplexer.cr.mti(241B)
----fifomen.v(1KB)
----tb_fifo.v(991B)
----gray2bin.v(479B)
----tb_fifo.v.bak(991B)
----rptr_empty.v.bak(2KB)
----wptr_full.v.bak(2KB)
----sync_r2w.v(626B)
----FIFO.cr.mti(2KB)
----rptr_empty.v(2KB)